PCB via le partage des compétences de conception
La via est l’un des composants importants des PCB multicouches, et le coût du perçage représente généralement 30 à 40 % du coût de fabrication des PCB. En termes simples, chaque trou sur le PCB peut être appelé un via. Du point de vue de la fonction, les vias peuvent être divisés en deux catégories : l’une est utilisée pour les connexions électriques entre les couches ; L’autre est utilisé pour la fixation ou le positionnement des appareils. En termes de processus, les vias sont généralement divisés en trois catégories, à savoir les vias aveugles, les vias enterrés et les vias traversants.
Les vias aveugles sont situés sur les surfaces supérieure et inférieure de la carte de circuit imprimé et ont une certaine profondeur. Ils sont utilisés pour relier la ligne de surface et la ligne intérieure sous-jacente. La profondeur du trou ne dépasse généralement pas un certain rapport (ouverture). Le trou enterré fait référence au trou de connexion situé dans la couche interne de la carte de circuit imprimé, qui ne s’étend pas jusqu’à la surface de la carte de circuit imprimé. Les deux types de trous mentionnés ci-dessus sont situés dans la couche interne de la carte de circuit imprimé et sont complétés par un processus de formage de trous traversants avant le laminage, et plusieurs couches internes peuvent se chevaucher lors de la formation du via. Le troisième type est appelé trou traversant, qui pénètre dans l’ensemble de la carte de circuit imprimé et peut être utilisé pour l’interconnexion interne ou comme trou de positionnement de montage de composant. Parce que le trou traversant est plus facile à réaliser dans le processus et que le coût est inférieur, il est utilisé dans la plupart des cartes de circuits imprimés au lieu des deux autres types de trous traversants. Les trous de via mentionnés ci-dessous, sauf indication contraire, sont considérés comme des trous de via.
1. Du point de vue de la conception, un via est principalement composé de deux parties, l’une est le trou de perçage au milieu et l’autre est la zone du tampon autour du trou de forage. La taille de ces deux parties détermine la taille du via. De toute évidence, dans la conception de circuits imprimés à grande vitesse et à haute densité, les concepteurs espèrent toujours que plus le trou de connexion est petit, mieux c’est, afin de laisser plus d’espace de câblage sur la carte. De plus, plus le trou de via est petit, plus la capacité parasite est propre. Plus il est petit, plus il est adapté aux circuits à grande vitesse. Cependant, la réduction de la taille des trous entraîne également une augmentation des coûts, et la taille des vias ne peut pas être réduite indéfiniment. Il est limité par les technologies de processus telles que le perçage et le placage : plus le trou est petit, plus le perçage est important. Plus le trou prend du temps, plus il est facile de s’écarter de la position centrale ; Et lorsque la profondeur du trou dépasse 6 fois le diamètre du trou percé, il n’est pas garanti que la paroi du trou puisse être uniformément plaquée avec du cuivre. Par exemple, l’épaisseur (profondeur du trou traversant) d’une carte PCB normale à 6 couches est d’environ 50 Mil, de sorte que le diamètre de perçage minimum que les fabricants de PCB peuvent fournir ne peut atteindre que 8 Mil.
Deuxièmement, la capacité parasite du trou de via lui-même a une capacité parasite au sol. Si l’on sait que le diamètre du trou d’isolation sur la couche de sol du via est D2, le diamètre du pad via est D1 et l’épaisseur de la carte PCB est T, la constante diélectrique du substrat de la carte est de ε et la capacité parasite du via est d’environ : C = 1,41εTD1 / (D2-D1) L’effet principal de la capacité parasite du via sur le circuit est d’étendre le temps de montée du signal et réduire La vitesse du circuit. Par exemple, pour un PCB d’une épaisseur de 50Mil, si un via d’un diamètre intérieur de 10Mil et d’un diamètre de pastille de 20Mil est utilisé, et que la distance entre la pastille et la zone de cuivre mise à la terre est de 32Mil, alors nous pouvons approximer le via en utilisant la formule ci-dessus La capacité parasite est à peu près : C = 1,41 x 4,4 x 0,050 x 0,020 / (0,032-0,020) = 0,517 pF, le changement de temps de montée causé par cette partie de la capacité est : T10-90 = 2,2C (Z0 / 2) = 2,2 x 0,517x (55 / 2) = 31,28 ps. On peut le voir à partir de ces valeurs ?? Bien que l’effet du retard de montée causé par la capacité parasite d’un seul via ne soit pas évident, si le via est utilisé plusieurs fois dans la trace pour passer d’une couche à l’autre, le concepteur doit tout de même réfléchir attentivement.
3. Inductance parasite des vias De même, il existe des inductances parasites ainsi que des capacités parasites dans les vias. Dans la conception de circuits numériques à grande vitesse, les dommages causés par les inductances parasites des vias sont souvent plus importants que l’impact de la capacité parasite. Son inductance parasite en série affaiblira la contribution du condensateur de dérivation et affaiblira l’effet de filtrage de l’ensemble du système d’alimentation. Nous pouvons simplement calculer l’inductance parasite approximative d’un via avec la formule suivante : L=5.08h[ln(4h/d)+1] où L fait référence à l’inductance du via, h est la longueur du via et d est le centre Le diamètre du trou. On peut voir à partir de la formule que le diamètre du via a une petite influence sur l’inductance, et que la longueur du via a la plus grande influence sur l’inductance. Toujours en utilisant l’exemple ci-dessus, l’inductance du via peut être calculée comme suit : L=5,08x0,050[ln(4x0,050/0,010)+1]=1,015nH. Si le temps de montée du signal est de 1ns, alors son impédance équivalente est : XL=πL/T10-90=3.19Ω. Une telle impédance ne peut plus être ignorée lors du passage d’un courant à haute fréquence. Une attention particulière doit être accordée au fait que le condensateur de dérivation doit passer par deux vias lors de la connexion de la couche d’alimentation et de la couche de terre, de sorte que l’inductance parasite du via double.
4. Via la conception dans le PCB à grande vitesse. Grâce à l’analyse ci-dessus des caractéristiques parasites des vias, nous pouvons voir que dans la conception de circuits imprimés à grande vitesse, des vias apparemment simples apportent souvent de grands inconvénients à la conception de circuits. effet. Afin de réduire les effets néfastes causés par les effets parasites des vias, les éléments suivants peuvent être faits dans la conception autant que possible :
1. À partir des deux aspects du coût et de la qualité du signal, sélectionnez une taille raisonnable de vias. Par exemple, pour la conception du module de mémoire 6-10 couches, il est préférable d’utiliser des vias de 10/20Mil (percés/pads). Pour certaines planches de petite taille à haute densité, vous pouvez également essayer d’utiliser 8/18Mil. trou. Dans les conditions techniques actuelles, il est difficile d’utiliser des vias plus petits. Pour les vias d’alimentation ou de terre, vous pouvez envisager d’utiliser une taille plus grande pour réduire l’impédance.
2. Les deux formules discutées ci-dessus peuvent être conclues que l’utilisation d’un PCB plus mince est bénéfique pour réduire les deux paramètres parasites du via.
3. Essayez de ne pas modifier les couches des traces de signal sur la carte PCB, c’est-à-dire essayez de ne pas utiliser de via inutiles.
4. Les broches d’alimentation et de terre doivent être percées à proximité, et le fil entre le via et la broche doit être aussi court que possible, car ils augmenteront l’inductance. Dans le même temps, les fils d’alimentation et de terre doivent être aussi épais que possible pour réduire l’impédance.
5. Placez des vias mis à la terre près des vias de la couche de signal pour fournir la boucle la plus proche du signal. Il est même possible de placer un grand nombre de vias de terre redondants sur la carte PCB. Bien sûr, le design doit être flexible. Le modèle de via discuté précédemment est le cas où il y a des pastilles sur chaque couche. Parfois, nous pouvons réduire ou même supprimer les coussinets de certaines couches. Surtout lorsque la densité des vias est très élevée, cela peut conduire à la formation d’un sillon de rupture qui sépare la boucle dans la couche de cuivre. Pour résoudre ce problème, en plus de déplacer la position du via, nous pouvons également envisager de placer le via sur la couche de cuivre. La taille du tampon est réduite.
Les vias aveugles sont situés sur les surfaces supérieure et inférieure de la carte de circuit imprimé et ont une certaine profondeur. Ils sont utilisés pour relier la ligne de surface et la ligne intérieure sous-jacente. La profondeur du trou ne dépasse généralement pas un certain rapport (ouverture). Le trou enterré fait référence au trou de connexion situé dans la couche interne de la carte de circuit imprimé, qui ne s’étend pas jusqu’à la surface de la carte de circuit imprimé. Les deux types de trous mentionnés ci-dessus sont situés dans la couche interne de la carte de circuit imprimé et sont complétés par un processus de formage de trous traversants avant le laminage, et plusieurs couches internes peuvent se chevaucher lors de la formation du via. Le troisième type est appelé trou traversant, qui pénètre dans l’ensemble de la carte de circuit imprimé et peut être utilisé pour l’interconnexion interne ou comme trou de positionnement de montage de composant. Parce que le trou traversant est plus facile à réaliser dans le processus et que le coût est inférieur, il est utilisé dans la plupart des cartes de circuits imprimés au lieu des deux autres types de trous traversants. Les trous de via mentionnés ci-dessous, sauf indication contraire, sont considérés comme des trous de via.
1. Du point de vue de la conception, un via est principalement composé de deux parties, l’une est le trou de perçage au milieu et l’autre est la zone du tampon autour du trou de forage. La taille de ces deux parties détermine la taille du via. De toute évidence, dans la conception de circuits imprimés à grande vitesse et à haute densité, les concepteurs espèrent toujours que plus le trou de connexion est petit, mieux c’est, afin de laisser plus d’espace de câblage sur la carte. De plus, plus le trou de via est petit, plus la capacité parasite est propre. Plus il est petit, plus il est adapté aux circuits à grande vitesse. Cependant, la réduction de la taille des trous entraîne également une augmentation des coûts, et la taille des vias ne peut pas être réduite indéfiniment. Il est limité par les technologies de processus telles que le perçage et le placage : plus le trou est petit, plus le perçage est important. Plus le trou prend du temps, plus il est facile de s’écarter de la position centrale ; Et lorsque la profondeur du trou dépasse 6 fois le diamètre du trou percé, il n’est pas garanti que la paroi du trou puisse être uniformément plaquée avec du cuivre. Par exemple, l’épaisseur (profondeur du trou traversant) d’une carte PCB normale à 6 couches est d’environ 50 Mil, de sorte que le diamètre de perçage minimum que les fabricants de PCB peuvent fournir ne peut atteindre que 8 Mil.
Deuxièmement, la capacité parasite du trou de via lui-même a une capacité parasite au sol. Si l’on sait que le diamètre du trou d’isolation sur la couche de sol du via est D2, le diamètre du pad via est D1 et l’épaisseur de la carte PCB est T, la constante diélectrique du substrat de la carte est de ε et la capacité parasite du via est d’environ : C = 1,41εTD1 / (D2-D1) L’effet principal de la capacité parasite du via sur le circuit est d’étendre le temps de montée du signal et réduire La vitesse du circuit. Par exemple, pour un PCB d’une épaisseur de 50Mil, si un via d’un diamètre intérieur de 10Mil et d’un diamètre de pastille de 20Mil est utilisé, et que la distance entre la pastille et la zone de cuivre mise à la terre est de 32Mil, alors nous pouvons approximer le via en utilisant la formule ci-dessus La capacité parasite est à peu près : C = 1,41 x 4,4 x 0,050 x 0,020 / (0,032-0,020) = 0,517 pF, le changement de temps de montée causé par cette partie de la capacité est : T10-90 = 2,2C (Z0 / 2) = 2,2 x 0,517x (55 / 2) = 31,28 ps. On peut le voir à partir de ces valeurs ?? Bien que l’effet du retard de montée causé par la capacité parasite d’un seul via ne soit pas évident, si le via est utilisé plusieurs fois dans la trace pour passer d’une couche à l’autre, le concepteur doit tout de même réfléchir attentivement.
3. Inductance parasite des vias De même, il existe des inductances parasites ainsi que des capacités parasites dans les vias. Dans la conception de circuits numériques à grande vitesse, les dommages causés par les inductances parasites des vias sont souvent plus importants que l’impact de la capacité parasite. Son inductance parasite en série affaiblira la contribution du condensateur de dérivation et affaiblira l’effet de filtrage de l’ensemble du système d’alimentation. Nous pouvons simplement calculer l’inductance parasite approximative d’un via avec la formule suivante : L=5.08h[ln(4h/d)+1] où L fait référence à l’inductance du via, h est la longueur du via et d est le centre Le diamètre du trou. On peut voir à partir de la formule que le diamètre du via a une petite influence sur l’inductance, et que la longueur du via a la plus grande influence sur l’inductance. Toujours en utilisant l’exemple ci-dessus, l’inductance du via peut être calculée comme suit : L=5,08x0,050[ln(4x0,050/0,010)+1]=1,015nH. Si le temps de montée du signal est de 1ns, alors son impédance équivalente est : XL=πL/T10-90=3.19Ω. Une telle impédance ne peut plus être ignorée lors du passage d’un courant à haute fréquence. Une attention particulière doit être accordée au fait que le condensateur de dérivation doit passer par deux vias lors de la connexion de la couche d’alimentation et de la couche de terre, de sorte que l’inductance parasite du via double.
4. Via la conception dans le PCB à grande vitesse. Grâce à l’analyse ci-dessus des caractéristiques parasites des vias, nous pouvons voir que dans la conception de circuits imprimés à grande vitesse, des vias apparemment simples apportent souvent de grands inconvénients à la conception de circuits. effet. Afin de réduire les effets néfastes causés par les effets parasites des vias, les éléments suivants peuvent être faits dans la conception autant que possible :
1. À partir des deux aspects du coût et de la qualité du signal, sélectionnez une taille raisonnable de vias. Par exemple, pour la conception du module de mémoire 6-10 couches, il est préférable d’utiliser des vias de 10/20Mil (percés/pads). Pour certaines planches de petite taille à haute densité, vous pouvez également essayer d’utiliser 8/18Mil. trou. Dans les conditions techniques actuelles, il est difficile d’utiliser des vias plus petits. Pour les vias d’alimentation ou de terre, vous pouvez envisager d’utiliser une taille plus grande pour réduire l’impédance.
2. Les deux formules discutées ci-dessus peuvent être conclues que l’utilisation d’un PCB plus mince est bénéfique pour réduire les deux paramètres parasites du via.
3. Essayez de ne pas modifier les couches des traces de signal sur la carte PCB, c’est-à-dire essayez de ne pas utiliser de via inutiles.
4. Les broches d’alimentation et de terre doivent être percées à proximité, et le fil entre le via et la broche doit être aussi court que possible, car ils augmenteront l’inductance. Dans le même temps, les fils d’alimentation et de terre doivent être aussi épais que possible pour réduire l’impédance.
5. Placez des vias mis à la terre près des vias de la couche de signal pour fournir la boucle la plus proche du signal. Il est même possible de placer un grand nombre de vias de terre redondants sur la carte PCB. Bien sûr, le design doit être flexible. Le modèle de via discuté précédemment est le cas où il y a des pastilles sur chaque couche. Parfois, nous pouvons réduire ou même supprimer les coussinets de certaines couches. Surtout lorsque la densité des vias est très élevée, cela peut conduire à la formation d’un sillon de rupture qui sépare la boucle dans la couche de cuivre. Pour résoudre ce problème, en plus de déplacer la position du via, nous pouvons également envisager de placer le via sur la couche de cuivre. La taille du tampon est réduite.